چین پردازنده ۱۶۰۰ هسته‌ای می‌سازد!

جمعه ۱۵ دی ۱۴۰۲ - ۲۲:۰۰
مطالعه 3 دقیقه
نمای پایین ویفر پردازنده تراشه اینتل / Intel
چینی‌ها موفق به ساخت پردازنده‌ای با ۲۵۶ هسته شده‌اند و می‌گویند همین طراحی را برای قرار دادن ۱۶۰۰ هسته روی یک تراشه ادامه خواهند داد.
تبلیغات

محققان چینی، تراشه‌ی ۲۵۶ هسته‌ای موسوم‌به Zhejiang Big Chip را با طراحی چیپلت چندگانه‌ معرفی کرده‌اند و قصد دارند مدل ۱۶۰۰ هسته‌ای آن را با طراحی یکپارچه در ابعاد یک ویفر تولید کنند. مشخص نیست که قیمت پردازنده به این ابعاد چقدر خواهد بود.

افزایش چگالی ترانزیستورها در نسل‌های جدید تراشه‌ها دشوارتر شده است، بنابراین تولیدکنندگان به‌دنبال راه‌های دیگری برای افزایش عملکرد پردازنده‌ها هستند که شامل نوآوری‌ در معماری، بزرگ‌تر‌ کردن ابعاد تراشه، طراحی‌ چیپلت‌های چندگانه و تراشه‌های غول‌آسایی در ابعاد ویفر (Wafer Scale) می‌شود.

تاکنون فقط شرکت آمریکایی Cerebras موفق به ساخت تراشه‌های Wafer Scale شده است، اما به‌نظر می‌رسد توسعه‌دهندگان چینی هم به این روش توجه دارند و در حال حاضر طراحی چیپلت چندگانه‌ با ۲۵۶ هسته را آغاز کرده‌اند و راه‌هایی برای رسیدن به مقیاس ویفر را بررسی می‌کنند.

بر اساس مقاله‌ی تحقیقاتی جدید، تراشه‌ای که محققان چینی طراحی کرده‌اند ۱۶ چیپلت دارد و هریک ۱۶ هسته‌ با معماری ریسک-۵ دارند که به‌روش پردازنده‌های چندگانه‌ی متقارن (SMP) به یکدیگر متصل شده‌اند و از طریق اتصال شبکه-روی-چیپ می‌توانند حافظه را به اشتراک بگذارند. محققان معتقدند که این طراحی قابل مقیاس‌پذیری برای ۱۰۰ چیپلت یا ۱۶۰۰ هسته است.

ارتباط داخلی چند چیپلت در یک تراشه
هر ۱۶ هسته یک چیپلت و ۱۶ چیپلت مرتبط با هم

چیپلت‌های Zhejiang با فناوری ۲۲ نانومتری SMIC (بزرگ‌ترین شرکت تراشه‌ساز چین) تولید شده‌اند. مشخص نیست که ساختار ۱۶۰۰ هسته‌ای مبتنی بر لیتوگرافی ۲۲ نانومتری چه میزان انرژی مصرف می‌کند.

به گفته‌ی پژوهشگران،‌ چیپلت‌های چندگانه می‌توانند برای ساخت پردازنده‌های مورد استفاده در ابرکامپیوترها به‌کار روند،‌ روشی که امروزه در برخی مدل‌های پردازنده AMD و پردازنده اینتل نیز استفاده می‌شود.

پژوهشگران در مقاله‌ی خود نوشته‌اند: «برای محاسبات اگزا مقیاس (قدرت پردازش بیش از یک اگزا فلاپس) فعلی و آینده، معماری چیپلت سلسله‌مراتبی را به‌عنوان راه‌حلی قدرتمند و انعطاف‌پذیر در نظر گرفته‌ایم. در این معماری، بسیاری از هسته‌ها و چیپلت‌ها به‌صورت سلسله‌مراتب به یکدیگر متصل شده‌اند و در داخل هر چیپلت، هسته‌ها با استفاده از اتصالات بسیار سریع ارتباط برقرار می‌کنند تا تأخیر کلی به کمترین مقدار برسد.»

پژوهشگران پیشنهاد کرده‌اند که از حافظه‌ی چند سطحی سلسله‌مراتبی برای این طراحی استفاده شود که احتمالاً مشکلاتی را در برنامه‌نویسی دستگاه‌ها ایجاد می‌کند.

در ادامه‌ی مقاله آمده: «سلسله‌‌مراتب حافظه شامل حافظه‌ی هسته (حافظه‌ی کش)، حافظه‌ی درون چیپلت و حافظه‌ی بیرون چیپلت است. این سه نوع حافظه از نظر پهنای باند، تأخیر و مصرف انرژی متفاوت هستند. به‌طور کلی در معماری چیپلت سلسله‌مراتبی، چند هسته به‌هم متصل شده‌اند و یک حافظه‌ی کش را به اشتراک می‌گذارند که به این ساختار پاد گفته می‌شود. چند پاد یک چیپلت را تشکیل می‌دهند و چیپلت‌ها به‌صورت شبکه‌ای به یکدیگر و به حافظه‌ی مجتمع متصل می‌شوند و سپس با حافظه‌ی بیرونی ارتباط برقرار می‌کنند.»

محققان می‌گویند: «طراحی دقیقی لازم است تا از ساختار سلسله‌مراتبی به‌طور کامل استفاده شود. بهره‌گیری منطقی از پهنای باند حافظه برای توازن حجم کاری در رده‌بندی‌های مختلف پردازشی می‌تواند به‌طور قابل توجهی کارایی سیستم چیپلت را افزایش دهد. طراحی مناسب منابع شبکه‌ی ارتباطی می‌تواند تضمین کند که چیپلت‌ها در استفاده از فضای حافظه به‌خوبی همکاری خواهند کرد.»

تبلیغات
داغ‌ترین مطالب روز

نظرات

تبلیغات